P23984.P04

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Naoyuki KURIHARA

Serial No.: Not Yet Assigned

Filed : Concurrently Herewith

For : DELAY PROFILE MAKING METHOD AND DELAY PROFILE

MAKING APPARATUS

CLAIM OF PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

Applicant hereby claims the right of priority granted pursuant to 35 U.S.C. 119 based upon Japanese Application No. 2002-229016, filed August 6, 2002. As required by 37 C.F.R. 1.55, a certified copy of the Japanese application is being submitted herewith.

Respectfully submitted, Naoyuki KURIHARA

Reg. No. 29,027

July 17, 2003 GREENBLUM & BERNSTEIN, P.L.C. 1950 Roland Clarke Place Reston, VA 20191 (703) 716-1191

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月 6日

出 願 番 号

Application Number:

特願2002-229016

[ST.10/C]:

[JP2002-229016]

出 願 人 Applicant(s):

松下電器産業株式会社

2003年 5月20日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-229016

【書類名】 特許願

【整理番号】 5037930137

【提出日】 平成14年 8月 6日

【あて先】 特許庁長官殿

【国際特許分類】 H04B 1/707

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 栗原 直之

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100105050

【弁理士】

【氏名又は名称】 鷲田 公一

【手数料の表示】

【予納台帳番号】 041243

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9700376

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 遅延プロファイル作成方法および遅延プロファイル作成装

置

【特許請求の範囲】

【請求項1】 CDMA方式の無線信号をマルチパス環境下で受信し、その受信信号を蓄積メモリにバッファリングした後に、前記受信信号に含まれている、"+1"と"-1"を含む単位パターンの繰り返しからなるシンボル系列について、相関検出器を用いて相関検出を行い、得られた相関値を用いて前記単位パターンを処理単位とする同相加算を行い、その同相加算値を利用した受信信号の電力計算を行って遅延プロファイルを作成する遅延プロファイル作成方法であって、

前記蓄積メモリを第1のバンクと第2のバンクをもつ複数バンク構成とし、第1のパスに相当する受信データを前記第1のバンクに蓄積し、次に、第2のパスに相当する受信データを前記第2のバンクに蓄積しているときに、これと並行して前記第1のバンクから前記第1のパスに相当する受信データを読み出して前記相関器に与えて相関検出処理を実行し、その相関検出処理が終了した後、前記第2のバンクから前記第2のパスに相当する受信データを読み出して前記相関器に与えて相関検出処理を実行することを特徴とする遅延プロファイル作成方法。

【請求項2】 請求項1において、

前記蓄積メモリの全体のメモリ容量を、遅延プロファイル作成のためのサーチ 区間に相当するデータの容量よりも小さく設計すると共に、

前記遅延プロファイル作成のためのサーチ区間における前記第1のパスと前記第2のパスの相対的な位置関係にかかわりなく、前記第2のパスに相当する受信データが前記蓄積メモリの前記第2のバンク内に必ず収まるように、すでに獲得している受信信号のタイミングに関する情報に基づいて、前記蓄積メモリの前記第1および第2のバンクへの蓄積タイミングを適応的に変化させることを特徴とする遅延プロファイル作成方法。

【請求項3】 請求項1において、

前記受信信号に含まれている、"+1"と"-1"を含む単位パターンの繰り

返しからなるシンボル系列は、W-CDMA通信方式の物理チャネルの一つであるCPIC H (Common Pilot Channel) におけるセカンダリCPICHのパイロット信号のシンボル系列であることを特徴とする遅延プロファイル作成方法。

【請求項4】 蓄積メモリと、マッチドフィルタと、同相加算器を含む受信信号の電力計算を行う電力計算手段と、を含む遅延プロファイル作成装置であって、請求項1~請求項3のいずれかに記載の方法を実行して遅延プロファイルを作成することを特徴とする遅延プロファイル作成装置。

【請求項5】 請求項4記載の遅延プロファイル作成装置を含む、W-CDMA通信方式の規格に対応した受信機。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、遅延プロファイル作成方法および遅延プロファイル作成装置に関する。

[0002]

【従来の技術】

W-CDMA方式の受信器では、レイク合成が可能なパスの到来タイミングを検出するために、同期確立過程の中で遅延プロファイルを作成する。

[0003]

遅延プロファイルの作成手順としては、所定のサーチ期間に対応した受信データを蓄積メモリに一時的に蓄積し、その蓄積が終了した後に、適切なタイミングで読み出して相関検出器(マッチドフィルタ)に供給して相関検出を行い、求められた相関値に関して同相加算を行い、電力計算を行って遅延プロファイルを作成する、というのが一般的である。

[0004]

なお、「同相加算を用いた電力計算」は、受信データ毎に二乗演算を行い、その演算結果を加算する代わりに、同相(つまり、+あるいはーが一致しているデータ同士を複数、累積加算した後、累積加算値について二乗演算をして電力を求める方法である。累積加算をしている分、数値が大きくなってS/Nが向上する

というメリットがある。

[0005]

【発明が解決しようとする課題】

従来、遅延プロファイル作成の基礎となるパイロット信号等のパターンは、"+1"あるいは"-1"という正負が一致した同じデータが、単純に連続しているパターンであった。

[0006]

したがって、マッチドフィルタ(相関検出器)から出力される相関値を、連続 的に所定個数だけ累積加算することにより、同相加算演算を効率的に行うことが できた。

[0007]

このような場合は、同相加算するシンボル数を変更することも、それほど困難ではなく、効率的に電力計算をしたい場合には、同相加算するシンボル数を増大させればよい。

[0008]

しかし、「W-CDMA移動通信方式:立川啓二著、丸善株式会社、平成13年8月10日第2刷発行、109頁および110頁」に記載されるように、W-CDNA方式の物理チャネルの一つであるCPICH (Common Pilot Channel) におけるセカンダリCPICHでは、パイロットシンボルのパターンとして、"+1"と"-1"が混在するパターンが用いられる。

[0009]

したがって、セカンダリCPICHを対象とした相関検出(主に、アダプティブアレイアンテナ使用時の各パスについてのチャネル推定を行う場合)では、従来のように、単純に相関値を累積加算していくと、正のデータと負のデータが打ち消しあって累積加算値がゼロになってしまい、いつまでたっても相関が検出できない、という事態が生じる。

[0010]

したがって、同相加算を行う場合には、基本パターン毎にデータを切り出し、 各基本パターンの対応する位置にあるデータ同士(+, -が同じデータ同士)を 加算するという工夫が必要になる。

[0011]

例えば、基本パターンが、"+1,-1,-1,+1"であるとすれば、マッチドフィルタの出力を4シンボル毎に区切って取り出し、+1同士、-1同士を加算していく必要がある。

[0012]

しかし、このように、4シンボルを単位としたデータ処理を行うと、必然的に 演算回数が増えるため、累積加算演算処理に要する時間が増大する。したがって 、従来のように、サーチ区間分の全受信データを蓄えてから、相関検出を行う方 法では、従来に比べて、遅延プロファイル作成までの処理時間が長くなって、迅 速な同期獲得の障害となる。

[0013]

また、セカンダリCPICHを用いた遅延プロファイル作成の場合、4シンボル分のデータ(相関値)の累積加算が終了するまでに、次の4シンボル分がマッチドフィルタから出力されているのが望ましく、しかも、処理効率を考慮すると、4シンボル分のデータが、可能な限りパイプライン的に次々に流れてくることが、重要であり、従来技術では、このような要求に応えることができない。

[0014]

本発明は、このような問題点に着目してなされたものであり、その目的の一つは、シンボルの基本パターンに+1と-1が混在する場合でも、効率的な、同相加算を用いた遅延プロファイルの作成を可能とすることにある。

[0015]

【課題を解決するための手段】

本発明の遅延プロファイル作成方法では、受信データを蓄積する蓄積メモリを、複数のバンクをもつ構成とし、蓄積メモリへの受信データのライトと、蓄積メモリからの受信データのリードの同時実行を可能とすることにより、マッチドフィルタ(相関検出器)への受信データの供給タイミングを早めて、遅延プロファイル作成における遅延を防止する。

[0016]

また、本発明の遅延プロファイル作成方法の一態様では、すでに獲得した受信信号についての情報を活用して、遅延プロファイル作成のためのサーチ期間を、適応的に設定することにより、無駄な時間を最小限に抑制し、受信データを、マッチドフィルタに効率的に供給する。この方法を用いると、蓄積メモリの容量を削減することができ、LSIの専有面積や消費電力の増大の抑制に効果がある。

[0017]

本発明によれば、W-CDMA通信方式の物理チャネルの一つであるCPICH (Common Pilot Channel) におけるセカンダリCPICHを用いた遅延プロファイル作成を、効率的に行うことができる。

[0018]

【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照して説明する。

[0019]

(実施の形態1)

まず、W-CDMA方式のCPICH (Common Pilot Channel) について説明する。

[0020]

図2(a),(b)はそれぞれ、CPICHのフレーム構成ならびにCPICHの変調パターンを示す図(従来の技術の欄で示した書籍の110頁に記載されているものと同じ)である。

[0021]

図2(a)に示すように、CPICHのフレームは複数のスロットからなり、一つのスロットは、所定のシンボルパターンの繰り返しからなっている。

[0022]

この所定のシンボルパターンは、アダプティブアレイアンテナを用いたダイバシティ通信を想定し、図2(b)に示されるように、2本のアンテナ(アンテナ1,アンテナ2)毎に異なっている。 ⁻

[0023]

つまり、図2(a)に示されるように、アンテナ1用のシンボルパターンは、 従来と同様であり(つまり、+1(図中、1をAと記載してある)が連続するパ ターンであり)、一方、アンテナ2用のパターンは、図2(b)の下側に記載されるとおり、"+1, -1, -1, +1"という+と-が混在するパターンの繰り返しである。

[0024]

基地局からは、このような所定のシンボル系列に対して、チャネライゼーションコードとスクランブリングコードが乗算されたものが送信される。このことは、プライマリCPICH、セカンダリCPICHに共通である。

[0025]

プライマリCPICHの特徴としては、常に同じチャネライゼーションコードが使用されること、プライマリスクランブリングコードによりスクランブリングが行われること、一つのセルに唯一つ存在すること、セル全体に送信されること、があげられる。

[0026]

このプライマリCPICHは、移動端末(携帯電話等)が、どのセルに属しているかを判定するための、いわゆる3段階セルサーチ(プライマリ・シンクロナイゼーションコードの受信タイミングの検出、スクランブリングコードグループの同定およびフレームタイミングの検出、スクランブリングコードの同定の3段階の処理を行う)に用いられる他、下りチャネルのプライマリCCPCHや、AICH等に対するチャネル推定処理のための位相リファレンスとして使用される。

[0027]

一方、セカンダリCPICHの特徴としては、固定レートであれば、任意のシンクロナイゼーションコードを使用可能であること、プライマリスクランブリングコード,セカンダリスクランブリングコードのいずれでスクランブルしてもよいこと、一つのセルにいくつか存在する可能性があり、また存在しない可能性もあること、セルの一部のエリアのみに送信してもよいこと、があげられる。

[0028]

このセカンダリCPICHは、アダプティブアレイアンテナを使用する場合の、チャネル推定用の位相リファレンスとして、主に使用される。

[0029]

ここで、注目すべきことは、セカンダリCPICHは、セカンダリCPICHを用いた相関検出を行う時点では、プライマリCPICHを用いた3段階セルサーチが完了しており、すでに基地局との間でダウンリンクの拡散符号の同期が確立されていることである。

[0030]

したがって、すでに獲得された基地局との同期情報(受信信号のタイミングに関する情報)から、セカンダリCPICHの受信タイミングは、ほとんどわかっている(少なくとも予測可能である)。

[0031]

本実施の態様では、すでに獲得したタイミング情報を活用して、セカンダリCP ICHに関する遅延プロファイル作成のためのサーチ期間をダイナミックに変更し、サーチ範囲を最小化する。これにより、効率的なサーチが可能となり、受信データを蓄積するための蓄積メモリの容量および消費電力も、低減することができる。

[0032]

さらに、本実施の態様では、蓄積メモリを、複数のバンクをもつ構成(マルチバンク構成)とし、複数のバンクへのリードあるいはライトを並列に行うことで、効率的な受信データのバッファリングを実現する。

[0033]

以下、図1,図3,図4,図5を用いて具体的に説明する。

[0034]

図1のW-CDMA方式の受信機(遅延プロファイル作成装置を含む)は、基地局(BS)10からの送信波をアンテナ(ANT)で受信し、アナログレシーバ20で周波数変換等を行い、A/D変換器30でデジタル信号に変換する。A/D変換器からは、QPSK変調信号のI(同相)信号と、Q(直交)信号とが並列に出力される。

[0035]

受信データを一時的に蓄積するための蓄積メモリ50a, 50b(それぞれ、 I 信号用, Q信号用である)は、バンク1, バンク2をもつ2バンク構成となっ ており、一方のバンクに対してライトアクセスを行いながら、他方のバンクから リードアクセスを行うことができる。リード/ライトのアドレスは、アドレス制 御部51a,51bによって制御される。

[0036]

アドレス制御部51a, 51bには、プロセッサ(受信機のシステムを統括的に制御する)40から、リード/ライトの開始位置を示すスタートアドレス(およびリード/ライトのタイミング)に関する情報が与えられる。

[0037]

プロセッサ40は、プライマリCPICHを用いて先に取得されたセルサーチ結果などの獲得済の情報(既得情報)に基づき、リード/ライトのスタートアドレスやリード/ライトのタイミングを適応的に決定する。

[0038]

蓄積メモリ50a,50bから読み出された受信データは、マッチドフィルタ60a,60bに送られ、コード発生器70a,70bから発生する拡散コード(スクランブリングコード)との相関が検出される。

[0039]

マッチドフィルタ60a, 60bからシリアルに出力される相関値は、4シンボルを処理単位とする同相加算器80a, 80bに送られ、同相加算演算が実行される。4シンボルを単位とするのは、図2(a), (b)を用いて説明したように、本実施の形態で問題としているセカンダリCPICHでは、パイロットシンボルのパターンが、"+1"と"-1"が混在したパターンであり時系列的に単純に加算したのでは、「同相加算」処理にはならないことを考慮したものである。

[0040]

同相加算器80a,80bはそれぞれ、4シンボル分のデータを蓄積するレジスタ82a,82b、82c,82dを有している。そして、累積加算器84a,84bを用いて、4シンボルを単位として、同じ位置にある同じ符号(+,-)のシンボル同士の加算が行われる。

[0041]

そして、二乗演算回路90a,90bにて二乗演算が行われ、加算器100に て I, Q それぞれの相関値の二乗値を加算して受信電力が求められる。そして、 平均化回路 1 1 0 にて平均化処理を施し、ピーク検出回路 1 2 0 にて、受信電力のピークが現われるタイミングと電力値を求め、これにより、遅延プロファイルが作成される。

[0042]

上述のように、4シンボル単位で同相加算を行うと、従来のように多数のシンボルについて一括して同相加算を行うことができないため、演算回数が増大し、また、効率的な処理を行うためには、可能な限り、4シンボルの相関値が次々とパイプライン的に出力される必要があり、受信データのバッファリングに工夫を要することになる。

[0043]

以下、受信データのバッファリングに関して、具体的に説明する。

[0044]

ここでは、図1にも示されるように、基地局10からの送信パスとして、3つ以上のパス(パス①~パス③を含む)が存在するものとして説明する。

[0045]

複数のパスが存在するといっても、遅延プロファイル作成のためのサーチ期間 内においてそれらのパスの到来タイミングがどのように分布しているかは、状況 に応じて異なる。

[0046]

図3の上側に示されるケース(a)では、サーチ区間A(時刻t0~t8)において、各パス(①~③)の波が相互に近接して到来しているが、下側に示されるケース(b)では、各パス(①~③)の到来タイミングが、サーチ区間Aの全体に渡って分布している。

[0047]

ケース(a)の場合、蓄積メモリ50a, 50bに対するライト/リードは効率的に行えるが、ケース(b)の場合、パス②, パス③の到来が遅いため、蓄積メモリへのライトアクセスが非効率的となる。

[0048]

しかし、ケース(b)のような場合でも、次のサーチ区間B(時刻t8~t2

O) も考慮に入れると、各パスの信号は、かなり近接して得られるのであり、このことを活用すれば、サーチ範囲自体を、区間Aの半分程度にすることが可能である。

[0049]

つまり、サーチ区間Aの終了間際の時刻 t 7 に、パス③の信号が得られ、次のサーチ区間Bの開始直後の時刻 t 9 に、パス①の信号(図中、①´と記載)が現われ、サーチ区間Bの中頃の時刻 t 1 4 において、パス②の信号(図中、②´と記載)が現われ、時刻 t 1 9 にパス③の信号(③´と記載)が現われる。

[0050]

したがって、サーチ区間を、区間A(時刻t0~t8)から区間C(時刻t6~t15)に変更すると、約半分のサーチ区間内に、すべてのパスの信号が収まることになる。

[0051]

上述のように、セカンダリCPICHを用いた相関検出時点では、プライマリCPICHを用いたセルサーチが完了している。したがって、若干の時間のずれに伴う信号の変動や、アダプティブアレイアンテナの使用という受信条件の変化があるものの、セルサーチの過程で得られたタイミング情報から、セカンダリCPICHの出現タイミングは、ほぼ予測することが可能である。

[0052]

したがって、既得情報に基づき、図3に示すように、サーチ区間のダイナミックな変更を行うことにより、サーチ区間自体を短縮でき、これに伴い、蓄積メモリの容量を削減することができる。

[0053]

また、図3のケース(b)からわかるように、サーチ区間Aを基準としてサーチを行う場合には、パス①の信号を受信してから、次のパス②の信号を受信するまでの期間の最大は、ほぼ、サーチ期間Aの長さと同じであるが、サーチ区間を区間Cに変更すれば、パス①の信号を受信してから、次のパス②の信号を受信するまでの期間の最大は、サーチ区間Aの約半分程度までに短縮される。これにより、パス①の信号に続いてパス②の信号をマッチドフィルタ60a,60bに、

効率的に供給することができる。

[0054]

例えば、蓄積メモリに蓄積したパス①の信号をマッチドフィルタ60a, 60 bに供給し、マッチドフィルタ60a, 60bが相関検出処理を行い、その処理 が終了したものとする。

[0055]

しかし、次のパス②の信号の到来(蓄積)が遅れているために、マッチドフィルタ60a,60bに対するデータの供給が遅れた場合には、それだけ、遅延プロファイル作成処理が遅延する。

[0056]

これに対して、次のサーチ区間も考慮してサーチ区間を適応的にシフトすることにより、パス②は、少なくとも、パス①のタイミングからサーチ区間Aの約半分の期間内に必ず現われることが保証されるから、パス①の信号に続いて、パス②の信号を、少なくとも所定の期間内に確実にマッチドフィルタ60a,60bに供給することができる。このことは、データをパイプライン的に、効率的に供給することに役立つ。同様に、パス③以降の信号についても、マッチドフィルタに、効率的に供給することができる。

[0057]

図4 (a) ~ (d) に、蓄積メモリ50a (50b) への受信データのライト および蓄積メモリ50a (50b) からのリードの手順を示す。

[0058]

図4 (a)では、パス①の受信信号をバンク1に蓄積する(スタートアドレスは、プロセッサ40により指定される)。

[0059]

次に、図4(b)に示すように、パス②の受信信号をバンク2の所定のアドレス(プロセッサ40により指定される)に蓄積しつつ、同時に、バンク1からパス①の信号をリードして、マッチドフィルタ60a(60b)に供給する。

[0060]

次に、図4 (c)に示すように、パス③の受信信号をバンク2の他のアドレス

(プロセッサ40により指定される)に蓄積しつつ、同時に、バンク2からパス ②の信号をリードして、マッチドフィルタ60a(60b)に供給する。

[0061]

以下、同様に、図4 (d) に示すように、パス②の信号をバンク1にライトしつつ、同時に、バンク2からパス③の受信信号をリードし、マッチドフィルタ60a(60b)に供給する。

[0062]

以上説明した、マルチパス環境下で受信した各パスの信号のバッファリングを 行う回路の構成と動作をまとめると、図5(a),(b)に示すようになる。

[0063]

図5(a)は、2バンク構成の蓄積メモリ50a,50bを用いて、プロセッサ40によりアドレス指定しながら、各バンクに対するライト/リードの並行したアクセスを実行しつつ、可能な限り効率的に、パイプライン的に受信データをマッチドフィルタ60a(60b)に供給していくバッファ回路を示している。

[0064]

図5(b)は、バンク1,2に対するライト期間/リード期間と、マッチドフィルタ50a(50b)における相関演算処理期間をまとめて示す図である。

[0065]

図5 (b) 中、ライトアクセス期間は太い黒の矢印で示されており、リードアクセス期間は太い白抜きの矢印によって示されており、相関演算期間は、実線の矢印で示されている。

[0066]

図8は、サーチ区間内の各パスの受信信号をすべて蓄積した後、順次、受信信号を読み出して相関演算を実行する従来方式のタイミング図である(比較例のタイミング図)。

[0067]

図5(b)と図8との比較から明らかなように、本実施の形態のバッファリングによれば、可能な限りデータをパイパライン化して、効率的にマッチドフィルタに供給することができる。

[0068]

本発明は、図5(a)に示されるような構成に限定されるものではなく、例えば、図6(a)に示されるように、蓄積メモリを3バンク構成とすることもできる。この場合の回路動作は、図6(b)に示すように、バンク1~バンク3をパス①~③に順次、ライトしていき、一方、そのライトアクセスと並行してリードアクセスを実行して、データを効率的にマッチドフィルタ60a(60b)に供給する。

[0069]

(実施の形態2)

図7は、実施の形態1で示した、遅延プロファイル作成装置を内蔵した、W-CD MA方式の受信機の全体構成を示すブロック図である。

[0070]

図示されるように、このW-CDMA受信機は、アダプティブアレイアンテナ901 a,901bと、髙周波信号処理部902と、A/D変換部903と、データ復調部904と、データ復号部905と、コーデック部906と、タイミング検出部907と、クロック発生部908と、タイミングコントロール部909と、を有する。

[0071]

遅延プロファイル作成装置は、図7の、タイミング検出部907に設けられている。

[0072]

図7のW-CDMA方式の受信機では、IMT2000の無線アクセス標準規格が要求する性能を、ベースバンド回路(システムLSI)のサイズならびに消費電力を抑制しつつ実現することができる。

[0073]

本発明の技術思想は、携帯電話等の移動体通信分野におけるシステムLSIに利用して効果的を発揮するが、これに限定されるものではなく、短い期間内に多くの演算を実行する必要があり、かつパイプライン的なデータ供給が要求される場合のデータのバッファリングに、広く応用することができる。

[0074]

【発明の効果】

以上説明したように、本発明によれば、パうロットシンボルのパターンに+1と-1が混在する場合でも、効率的な、同相加算を用いた遅延プロファイルの作成が可能となる。したがって、IMT2000の無線アクセス標準規格が要求する性能を、ベースバンド回路(システムLSI)のサイズならびに回路の消費電力を抑制しつつ実現することができる。

【図面の簡単な説明】

【図1】

本発明の遅延プロファイル作成装置の構成の一例を示すブロック図

【図2】

- (a) CPICH(共通パイロットチャネル)のフレーム構成を示す図
- (b) 各アンテナについてのパイロットパターンを示す図

【図3】

図1の遅延プロファイル作成装置における、サーチ区間の適応的な変更につい て説明するための図

【図4】

- (a) 蓄積メモリのバンク1に対する、ライトアクセス示す図
- (b) 蓄積メモリのバンク1, 2に対する、ライトアクセス/リードアクセスを 示す図
- (c) 蓄積メモリのバンク1, 2に対する、ライトアクセス/リードアクセスを 示す図
- (d) 蓄積メモリのバンク1, 2に対する、ライトアクセス/リードアクセスを 示す図

【図5】

- (a) 本発明の遅延プロファイル作成装置において用いられるバッファリング回 路の構成の一例を示すブロック図
- (b) バッファリング動作ならびに相関演算のタイミングの一例を示す図 【図 6】

- (a) 本発明の遅延プロファイル作成装置において用いられるバッファリング回 路の構成の他の例を示すブロック図
- (b) バッファリング動作ならびに相関演算のタイミングの他の例を示す図 【図7】

本発明の遅延プロファイル作成装置を内蔵した、W-CDMA方式の受信機の全体構成を示すブロック図


【図8】

比較例としての従来の、受信データバッファリング方式のタイミングを示す図 【符号の説明】

- 10 基地局
- 20 アナログレシーバ
- 30 A/D変換器
- 40 プロセッサ
- 50a, 50b 蓄積メモリ
- 60a, 60b マッチドフィルタ
- 80a, 80b 同相加算器
- 82 a~82 d 4シンボルを蓄積するためのレジスタ
- 84a,84b,100 加算器
- 90a, 90b 二乗演算回路
- 110 平均化回路
- 120 ピーク検出回路


【書類名】 図面

【図1】




【図2】


(a)




(b)



【図3】




【図4】




【図5】


(a)




(b)




【図6】








【図7】



【図8】



【書類名】

要約書

【要約】

【課題】 W-CDMA通信方式におけるセカンダリCPICH(共通パイロットチャネル)に対する、同相加算を用いた遅延プロファイルの作成を、効率的に行うこと。

【解決手段】 マルチパス環境下で受信した受信信号を、2つのバンクをもつ蓄積メモリ50a,50bにバッファリングし、ライトとリードの重複を許容しつつ、可能な限りパイプライ的に受信データを、マッチドフィルタ60a,60bに供給し、同相加算器80a,80bにて、4シンボルを単位として同相加算を行う。蓄積メモリ50a,50bにおけるバッファリングでは、プロセッサ40が、すでに獲得されているタイミング情報に基づきサーチ区間を、適応的に変更する。

【選択図】 図1

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社